- Neue Technologie optimiert Verifikationsperformance auf Multicore-CPUs
(firmenpresse) - - Neue Technologie optimiert Verifikationsperformance auf Multicore-CPUs
München, 6. April 2009—Synopsys, Inc. (NASDAQ: SNPS), weltweit führender Anbieter von Software und IP zum Entwurf und zur Fertigung integrierter Schaltungen, präsentiert die neue Multicore-Technologie innerhalb der VCS®-Lösung zur funktionalen Verifikation, eine Schlüsselkomponente von Synopsys’ Verifikationsplattform Discovery™. Die VCS-Multicore-Technologie erzielt ihre um den Faktor 2 höhere Verifikationsperformance, indem sie die der Rechenleistung von Multicore-CPUs ausnutzt. Die neue Technologie beseitigt Performance-Engpässe und beschleunigt die Verifikation durch Verteilung zeitintensiver Aktivitäten auf mehrere Cores. Um die Performance-Anforderungen bei der Verifikation umfangreicher Designs zu erfüllen, kombiniert die VCS-Multicore-Technologie die Beschleunigung durch Parallelverarbeitung mit dem führenden Native Testbench Compiler (NTB). Diese Verbesserung hilft Verifikationsteams, den wachsenden Herausforderungen bei der Verifikation zunehmend komplexer Designs zu begegnen und auf Anhieb korrekte Chips zu entwickeln.
Application- und Design-Parallelisierung Die SystemVerilog-Verbreitung förderte den Einsatz fortschrittlicher Technologien wie Constrained-Random-Testbenches, Assertions und Coverage. Synopsys war Vorreiter in Sachen NTB-Optimierung und erzielte eine fünffache Performancesteigerung auf Single-Core-CPUs durch Native-Compiling dieser Technologien. Mit der neuen Multicore-Technologie erweitert die VCS-Lösung die NTB-Optimierung um die Ausführung auf Multicore-CPUs und parallelisiert die gesamte Verifikationsumgebung, um die Performance zu maximieren. Dies umfasst sowohl das Design Under Test als auch Verifikationsapplikationen wie Testbenches, Assertions, Coverage und Debugging. Design-Level-Parallelisierung (DLP) erlaubt einem Anwender, gleichzeitig mehrere Instanzen eines Cores, mehrere Partitionen eines großen Designs zu simulieren, beiden Möglichkeiten zu kombinieren. Application-Level- Parallelisierung (ALP) ermöglicht Anwendern die simultane Ausführung von Testbenches, Assertions, Coverage und Debugging auf mehreren Cores. Die Kombination von DLP und ALP optimiert die VCS-Performance auf Multicore-CPUs.
„Synopsys entwickelt und liefert auch weiterhin innovative Optimierungen, um die Performance weiter voran zu bringen,” sagte Manoj Gandhi, Senior Vice President und Geschäftsführer der Verification Group bei Synopsys. “Die VCS-Multicore-Technologie baut auf der bereits erfolgreichen Roadrunner-, Radiant- und Native-Testbench-Optimierung auf und adressiert den rasch wachsenden Bedarf an moderner Verifikationstechnik. Die neue Technologie schafft eine Grundlage, auf der Synopsys noch weitere Innovationen für Multicore-Computing-Plattformen einführen wird.”
Verfügbarkeit
Die Multicore-Technologie als Teil der VCS-Lösung zur funktionalen Verifikation ist aktuell mit Beta-Status verfügbar. Die Produktionsreife wird im dritten Quartal des Kalenderjahres 2009 erwartet.
Über Synopsys
Synopsys, Inc. (Nasdaq:SNPS) ist ein weltweit führender Anbieter von Electronic-Design-Automation-(EDA)-Software im Halbleiterbereich. Die Firma liefert innovative Halbleiter-Entwurfs- und Verifikationsplattformen sowie IC-Fertigungssoftware für den gesamten Elektronikmarkt und ermöglicht somit die Entwicklung komplexer Systems-On-Chip (SoC). Synopsys bietet auch Intellectual-Property-(IP)- und Consultingleistungen an, um den gesamten IC-Entwurfsprozess für seine Kunden zu vereinfachen und die Time-to-Market zu verkürzen. Synopsys hat seinen Hauptsitz in Mountain View, Kalifornien, und unterhält mehr als 60 Büros in Nordamerika, Europa, Japan und Asien. Besuchen Sie Synopsys online unter http://www.synopsys.com.
Markus Krause
markus_krause(at)hbi.de
HBI Helga Bailey GmbH
Stefan-George-Ring 2
81929 München
Tel. +49 / (0) 89-993887-38
Mob. +49 / (0) 174 310 29 50