Suche   Â
Synopsys stellt Verification-IP der nächsten Generation für schnellere SoC-Verifikation vor
ID: 589085
Discovery-VIP liefert bis zu viermal höhere Performance, rasche Konfigurierbarkeit, effizientes protokoll-bezogenes Debugging und schnelleres Erreichen der Protokoll-Konformität
(PresseBox) - .
- Synopsys Discovery-VIP beschleunigt und vereinfacht die Verifikation der komplexesten System-on-Chip-(SoC)-Designs.
- Synopsys Discovery-VIP bietet höhere Performance, Debugging- und Coverage-Features, einfache Bedienbarkeit sowie einfache Integration für komplexe SoCs.
- Synopsys Discovery-VIP ist vollständig in SystemVerilog geschrieben, beinhaltet native Unterstützung für UVM, VMM und OVM, und ist kompatibel zu allen verwandten Verifikationsumgebungen.
- Synopsys Discovery-VIP unterstützt alle gängigen Simulatoren.
- Der mit Discovery-VIP gelieferte Protocol Analyzer ermöglicht Ingenieuren, Protokolle in ihren Designs rasch zu verstehen, zu identifizieren und zu debuggen.
Synopsys, Inc. (Nasdaq: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung elektronischer Komponenten und Systeme, hat heute seine Discovery(TM) -Verification-IP-(VIP)-Familie auf Basis der neuen VIPER-Architektur vorgestellt. Discovery-VIP ist vollständig in SystemVerilog geschrieben und bietet native Unterstützung für die UVM-, VMM- und OVM-Methodiken, sowie hohe Performance, einfache Bedienbarkeit und Erweiterbarkeit, um damit die Verifikation der komplexesten System-on-Chip-(SoC)-Designs zu beschleunigen und zu vereinfachen. Die Discovery-VIP-Familie beinhaltet den Protocol Analyzer, eine einzigartige protokoll-bezogene Debugging-Umgebung. Discovery-VIP unterstützt alle gängigen Simulatoren und bietet eine bis zu viermal höhere Performance als andere kommerzielle VIP, außerdem Funktionen zur Konfiguration, Coverage-Analyse und Test-Entwicklung, um die Produktivität von IP- und SoC-Entwicklern zu steigern. Die neueste VIPER-Architektur bildet die Basis für künftige Innovationen im Bereich protokoll-bezogener Verifikation und Validierung auf SoC-Ebene.
Um die Multimedia-Pressemitteilung zu sehen, folgen Sie bitte dem Link: http://www.synopsys.com/Company/PressRoom/Pages/discovery-verification-ip-news-release.aspx
"Wir nutzen Synopsys VIP nun seit mehreren Jahren und sind sehr zufrieden mit ihrer Qualität und Performance sowie ihren Funktionen und Fähigkeiten," berichtete Bruce Fishbein, Vice President des Bereichs IC-Engineering, Networking und Communications bei Cavium, Inc. "Unsere Designs und unsere Verifikationsumgebungen werden immer komplexer, aber die Vision und Roadmap hinter der Discovery-VIP-Architektur wird uns in die Lage versetzen, auch die nächste Welle von Herausforderungen bei der SoC-Verifikation zu meistern."
Da führende SoC-Designs mehr und mehr komplexe Protokolle einbeziehen, wurde VIP zu einer entscheidenden Komponente der Verifikationsumgebung, wodurch Ingenieure befähigt werden, ihre Coverage-Ziele innerhalb enger Projektpläne zu erreichen. VIP stellt funktionale Modelle von On- und Off-Chip-Protokollen wie ARM® AMBA®, PCI Express, USB, MIPI, HDMI und Ethernet zur Verfügung. Verifikationsingenieure verwenden diese Modelle zum Testen aller SoC-Schnittstellen, bevor die Chips gefertigt werden, so dass die Konformität eines Interfaces mit den veröffentlichten Standards verifiziert werden kann.
Einhundert Prozent SystemVerilog mit nativer UVM-, VMM- und OVM-Unterstützung
Im Gegensatz zu anderer kommerziell verfügbarer VIP wurde Discovery-VIP vollständig in SystemVerilog geschrieben, ohne irgendwelche Wrapper oder Methodikerweiterungen in einer anderen Sprache um eine originale Implementierung herum. Discovery-VIP wurde mit nativer Unterstützung für UVM (Universal Verification Methodology), VMM (Verification Methodology Manual) und OVM (Open Verification Methodology) konstruiert, so dass keine methodik-basierten Kompatibilitätswrapper oder eine versteckte Übersetzung bzw. Re-Mapping erforderlich sind. Dies vermeidet nicht nur unnötigen Performance-Overhead, sondern bietet von Natur aus auch andere einzigartige Vorteile. Hierzu gehören die Portierbarkeit über alle gängigen Simulatoren hinweg, die einfache Integration innerhalb der SoC-Umgebungen, sowie Möglichkeiten und Funktionen für VIP-Debugging, Coverage-Planung und Verwaltung.
"Als Antwort auf den Bedarf an höherer Performance und Leistungseffizienz beobachten wir eine breite und rasche Einführung der AMBA-4-AXI4(TM) - und ACE(TM) -Protokolle zur Unterstützung kohärenter, heterogener Multi-Prozessor-SoCs", meinte William Orme, Strategic Marketing Manager der Prozessorabteilung bei ARM. "Wir unterstützen Synopsys' Verification-IP-Entwicklung fur AMBA4-AXI4- und ACE-Protokolle und haben Referenzmodelle für Konformitäts- und Kompatibilitätstests zur Verfügung gestellt. Wir freuen uns auch weiterhin auf die enge Zusammenarbeit mit Synopsys, um die Bedürfnisse unserer gegenseitigen Kunden zu bedienen."
Effizientes, protokoll-bezogenes Debugging mit Protocol Analyzer
Durch immer komplexere Protokolle ist das Debugging zu einem der schwierigsten und zeitraubendsten Aspekte der funktionalen Verifikation geworden. Synopsys' Protocol Analyzer, welcher in der Discovery VIP-Familie integriert ist, bietet protokoll-bezogenes Debugging und intelligente Analysen. Diese Fähigkeiten ermöglichen Ingenieuren, Protokollaktivitäten schnell zu verstehen, Engpässe zu identifizieren und unerwartetes Verhalten zu debuggen.
VIPER-Architektur
Die Discovery-VIP-Familie basiert auf Synopsys' neuer VIPER-Architektur, die von Grund auf neu konzipiert wurde hinsichtlich verbesserter VIP-Performance, Konfigurierbarkeit, Portierbarkeit, Debugging, Coverage- und Konformitätsanalyse sowie Erweiterbarkeit. Der Großteil der Funktionalität und des Protokoll-Checkings in VIPER entstammt einer in SystemVerilog implementierten geschichteten Protokollarchitektur, bei der für alle Methodiken, einschließlich UVM, VMM und OVM, bewährte Verfahren eingesetzt wurden. Alle Schichten sind darin sichtbar, so dass eine vollständige Kontrollierbarkeit der Protokollverifikation gegeben ist. Verifikationsingenieure können somit in der höchsten gemäß ihrer Verifikationspläne erforderlichen Schicht arbeiten, sind aber dennoch in der Lage, zur Erfüllung von Selbsttest-Anforderungen Fehler in tieferen Schichten zu injizieren.
Die VIPER-Architektur bietet die Möglichkeit, protokoll-bezogene Simulations-information aufzuzeichnen, um Protokoll-Analysedaten mit Zeitmaßstäben zur Verfügung zu stellen, die mit RTL-Waveforms und anderen Darstellungen synchronisiert sind. Diese Architektur kann vollständig flexibel an bestimmte Protokoll-Konfigurationen angepasst werden und beinhaltet etliche Fähigkeiten wie beispielsweise das Herausschneiden nicht-anwendbarer Laufzeit-Konfigurationen aus vordefinierten Sequenzen. Die VIPER-Architektur ist außerdem in hohem Maße erweiterbar, so dass zusätzliche Fähigkeiten eingerichtet werden können, die spezifisch für das Device-Under-Test (DUT) sind, wie beispielsweise Fehler-Injektion oder Coverage-Analyse, um nur einige zu nennen.
"Protokoll-Verifikation ist zu einem entscheidenden Teil der SoC-Verifikation geworden und hat wesentlichen Einfluss auf Kosten und Produkteinführungszeit", erläuterte Manoj Gandhi, Senior Vice President und Geschäftsführer des Bereichs Verifikation bei Synopsys. "Synopsys erkannte den Bedarf an Verification-IP der nächsten Generation, um das Debugging, die Performance und die Einfachheit der SoC-Integration zu verbessern. Die Markteinführung unserer VIP-Architektur der nächsten Generation ist wichtig für die Industrie, um die wachsenden Herausforderungen der SoC-Verifikation zu meistern."
Verfügbarkeit
Synopsys VIP ist für ein breites Spektrum von Protokollen erhältlich, darunter USB 3.0, ARM AMBA AXI3, AXI4, ACE, HDMI, MIPI (CSI-2, DSI, HSI, etc.), Ethernet 40G/100G, PCI Express, SATA, OCP, und viele andere. Eine vollständige Liste finden Sie unter dem Link http://www.synopsys.com/VIP
Synopsys, Inc. (Nasdaq:SNPS) ist ein weltweit führender Anbieter von Electronic-Design-Automation-(EDA)-Software für Entwürfe im Halbleiterbereich und versorgt den globalen Elektronikmarkt mit der nötigen Software, Intellectual Property (IP) und Dienstleistungen für den Entwurf und die Fertigung von Halbleiterprodukten. Synopsys' umfassendes, integriertes Portfolio von Implementierungs-, Verifikations-, IP-, Fertigungs- und Field-Programmable-Gate-Array-(FPGA)-Lösungen hilft, den entscheidenden Heraus-forderungen zu begegnen, die sich Entwicklern und Herstellern heutzutage stellen, beispielsweise Power- und Yield-Management, Software-to-Silicon-Verifikation und Time-to-Results. Diese technologie-führenden Lösungen unterstützen die Kunden von Synopsys dabei, konkurrenzfähig zu sein und beste Produkte bei gleichzeitig reduzierten Kosten und Entwurfsrisiken rasch auf den Markt zu bringen. Synopsys hat seinen Hauptsitz in Mountain View, Kalifornien, und unterhält etwa 70 Büros in Nordamerika, Europa, Japan, Asien und Indien. Besuchen Sie Synopsys online unter http://www.synopsys.com.
Synopsys, Inc. (Nasdaq:SNPS) ist ein weltweit führender Anbieter von Electronic-Design-Automation-(EDA)-Software für Entwürfe im Halbleiterbereich und versorgt den globalen Elektronikmarkt mit der nötigen Software, Intellectual Property (IP) und Dienstleistungen für den Entwurf und die Fertigung von Halbleiterprodukten. Synopsys' umfassendes, integriertes Portfolio von Implementierungs-, Verifikations-, IP-, Fertigungs- und Field-Programmable-Gate-Array-(FPGA)-Lösungen hilft, den entscheidenden Heraus-forderungen zu begegnen, die sich Entwicklern und Herstellern heutzutage stellen, beispielsweise Power- und Yield-Management, Software-to-Silicon-Verifikation und Time-to-Results. Diese technologie-führenden Lösungen unterstützen die Kunden von Synopsys dabei, konkurrenzfähig zu sein und beste Produkte bei gleichzeitig reduzierten Kosten und Entwurfsrisiken rasch auf den Markt zu bringen. Synopsys hat seinen Hauptsitz in Mountain View, Kalifornien, und unterhält etwa 70 Büros in Nordamerika, Europa, Japan, Asien und Indien. Besuchen Sie Synopsys online unter http://www.synopsys.com.
  
  
  
Datum: 06.03.2012 - 10:47 Uhr
Sprache: Deutsch
News-ID 589085
Anzahl Zeichen: 9356
Kontakt-Informationen:
Stadt:
Mountain View CA/MÃœNCHEN
Kategorie:
New Media & Software
Diese Pressemitteilung wurde bisher 0 mal aufgerufen.
Die Pressemitteilung mit dem Titel:
"Synopsys stellt Verification-IP der nächsten Generation für schnellere SoC-Verifikation vor"
steht unter der journalistisch-redaktionellen Verantwortung von
Synopsys, Inc. (Nachricht senden)
Beachten Sie bitte die weiteren Informationen zum Haftungsauschluß (gemäß TMG - TeleMedianGesetz) und dem Datenschutz (gemäß der DSGVO).